扫码下载APP

您的位置

资讯详情

本人可编辑资讯

仅支持在APP编辑资讯扫描二维码即可下载APP

中国科学院最新Nature!李秀艳&周武等鼎力参与!

论论资讯 | 2024-05-30 15963热度

Nature

Explore content

About the journal

Publish with us

Van der Waals polarity-engineered 3D integration of 2D complementary logic

Guo Yimeng; Li Jiangxu; Zhan Xuepeng; Wang Chunwen; Li Min; Zhang Biao; Wang Zirui; Liu Yueyang; Yang Kaining; Wang Hai; Li Wanying; Gu Pingfan; Luo Zhaoping; Liu Yingjia; Liu Peitao; Chen Bo; Watanabe Kenji; Taniguchi Takashi; Chen Xing-Qiu; Qin Chengbing; Chen Jiezhi; Sun Dongming; Zhang Jing; Wang Runsheng; Liu Jianpeng; Ye Yu; Li Xiuyan; Hou Yanglong; Zhou Wu; Wang Hanwen; Han Zheng

Published:2024-05-29
DOI:10.1038/s41586-024-07438-5

研究背景

随着科技的不断进步,电子设备的集成度越来越高,对半导体材料的要求也越来越严格。传统的三维集成技术面临着可控掺杂方案不足的问题,尤其是在二维半导体材料中,如p型掺杂的WSe<sub>2</sub>和MoS<sub>2</sub>,这严重阻碍了互补逻辑电路的垂直扩展。这一挑战不仅关系到电子设备的性能提升,也与社会对更高效、更小型化电子产品的需求紧密相关。

研究内容

本研究发表于《Nature》杂志,主要解决了二维半导体材料中缺乏可控掺杂方案的问题。研究团队通过将过渡金属二硫化物如MoS<sub>2</sub>置于范德华反铁磁绝缘体铬氧氯(CrOCl)之上,利用强大的范德华界面耦合,成功地将MoS<sub>2</sub>的载流子极性从n型转变为p型。这一创新方法使得制备的晶体管在室温下具有高达425 cm<sup>2</sup> V<sup>-1</sup> s<sup>-1</sup>的空穴迁移率,开关比达到10<sup>6</sup>,并且表现出超过一年的空气稳定性。基于此技术,研究团队还成功构建了包括6层范德华层的逆变器、14层范德华层的NAND和静态随机存取存储器(SRAM)。

研究意义

本研究的创新之处在于通过范德华极性工程实现了二维半导体材料的可控掺杂,解决了长期以来阻碍二维互补逻辑电路垂直扩展的技术难题。这一突破不仅为二维半导体材料的应用开辟了新的道路,也为未来基于二维逻辑门的三维垂直集成电路的发展提供了重要的技术支持。此外,该技术的成功应用预示着电子设备在性能和尺寸上的进一步优化,对推动电子行业的技术革新具有深远的影响。 通过这项研究,我们看到了二维半导体材料在三维集成电路中的巨大潜力,以及范德华极性工程在解决材料科学难题中的重要作用。这一成果无疑将为电子科技的未来发展注入新的活力。

图片赏析

图1 | 半导体电路的垂直缩放与平面缩放. a, Si 和 vdW 技术缩放路径的示意图 b, 原始 MoS2 层的分子结构. 在其分子模型上叠加了费米级以上10μe玻尔-3等表面中微电子掺杂的电荷密度分布的差异. c,n型MoS2在常规原始状态下的示意图, 费米能级(红色实线)位于MoS2中传导带最小值(CBM)附近,与b相同,但在MoS2–Cr中OCL异质结构. 在b和d中,电子和空穴的电荷载体类型分别用粉红色和绿色标记. 在b和d中使用的原子符号在b的底部示出. 在电子掺杂上的明确的n型行为可以在b中看到,而在MoS2-Cr中可以看到. 在d中OCl异质结构的情况下,大多数掺杂电子转移到CrOCl侧. e,MoS2-Cr的示意图带对准图在有限垂直负电场下的OCl异质结构(相当于我们的实验配置中的负底栅极电压),表明实现了费米级(红色实线)位于MoS2中价带最大值(VBM)附近的p型半导体MoS2.
图2|MoS2–CrOCl互补场效应晶体管的电气性能. A,B,源极-漏极电流Ids作为背栅电压Vbg的函数,针对典型的MoS2–CroCl FET测量(A)(橙色线)以及放置在H-BN(B)上的常规原始MoS2 FET(蓝线). 跟踪和回扫(如黑色实线箭头所示)记录在A和B中,表现出可忽略的栅极滞后. A和B中的测量在VDS=0.1 V和室温下进行. A中的插图显示了由相同的MoS2薄片制成的MoS2 FET的光学显微照片,但当放置在CrOCl或H-BN上时具有不同的极性. 每个组成层由彩色虚线突出显示. B中的插图显示了与A和B中相同的数据,但以对数比例绘制. C,垂直堆叠的MoS2互补逻辑反相器的伪彩色SEM图像. D、输出
图3 | 具有十多个vdW层的3D集成逻辑门. a,b,以3D方式排列的逻辑门的示意图图像,导致SRAM(a)和NAND门(b). c,艺术家渲染基于MoS2 VIP-FET的3D集成NAND门,该门由四个晶体管组成,具有两个N型和两个P型FET. d、明视场扫描透射电子显微镜成像的典型3D集成NAND门的截面,具有14个成分的堆叠顺序
图4|面向未来的2D半导体互补逻辑的3D集成. A,具有14个垂直集成VDW层的典型3D-NAND器件的Vin–Vout特性的逻辑操作,如图所示. 3C. 测量期间,输入A和B的VDD为3 V,GND为−3 V,VIN=±3 V. B,在400ms的脉冲周期下测试与A中相同的样品的动态NAND性能. C,D,显示输入波形(C)和输出电平(D)具有14个垂直集成的VDW层的典型3D-SRAM器件. E,p型MoSe2的场效应曲线(红色曲线,统计了12个器件)和p型MoS2(绿色曲线,具有8个器件的统计)由CrOCl衬底的耦合引起. VDS=0. 测量中使用1 V. F,典型P型MoSe2–CroCl晶体管的输出性能,最大IDS达到

微信扫码即可查看