扫码下载APP

您的位置

资讯详情

本人可编辑资讯

仅支持在APP编辑资讯扫描二维码即可下载APP

这所院校又添新作:FPGAs容错动态部分重构控制器的自动化设计与使用

论论资讯 | 2023-05-01 3热度

Microelectronics Reliability

Explore content

About the journal

Publish with us

Automated design and usage of the Fault-Tolerant dynamic partial reconfiguration controller for FPGAs

Lojda J.; Panek R.; Sekanina L.; Kotasek Z.

Published:2023-05-01
DOI:10.1016/j.microrel.2023.114976

研究背景

如今,随着科技的发展,人们对于电子设备的需求越来越高。然而,一些意外事故,如单事件翻转,可能会导致电子设备的故障。为了解决这个问题,研究人员一直在寻找一种方法,使电子设备具有容错能力,即使在出现故障时也能够正常工作。然而,目前的研究存在一些问题,例如需要大量的人工干预,费时费力。

研究内容

最近,Microelectronics Reliability杂志发表了一篇题为“Automated design and usage of the Fault-Tolerant dynamic partial reconfiguration controller for FPGAs”的论文,介绍了一种新的自动化设计方法,用于实现动态可重构现场可编程门阵列(FPGAs)上的容错系统。该方法旨在最小化人类干预,将容错机制纳入现有系统中。该方法从原始未硬化电路的源代码开始,通过源代码的自动操作、算法策略选择适合的容错技术、设计空间探索候选容错实现以及选择结果实现等步骤。该方法还包括在目标硬件上执行有效评估所达到的容错参数。该方法采用了一种新颖的方法,即在硬件描述语言的级别上进行代码修改,这使得我们的方法与其他方法有所不同。该研究的案例研究针对的是FPGA的实验性容错动态部分重构控制器的设计。该控制器有助于恢复由单事件翻转引起的故障组件。我们使用该方法生成了一组 Pareto 最优控制器,涉及设计的平均失效时间(MTTF)参数、功耗和尺寸。然后,将容错控制器连接到几个基准电路,并在整个系统水平上评估可靠性参数。我们的结果表明,通过将标准可重构控制器替换为我们自动设计的容错控制器,对于一个特定的基准测试,设计尺寸增加了20.1%,而MTTF增加了11.7%。然而,效率高度依赖于目标系统的大小、MTTF和电路功能。我们还估计,由50万个配置位定义的复杂系统将提高MTTF超过50%。

研究意义

本研究提出的自动化设计方法为解决电子设备容错能力问题提供了一种新的思路。与传统方法相比,该方法减少了人工干预的程度,提高了设计效率。此外,该方法还可以生成一组 Pareto 最优解,为设计者提供了更多的选择。该研究还提出了一种新的控制器设计方法,可以有效地恢复由单事件翻转引起的故障组件。通过将该方法应用于复杂系统,可以进一步提高其MTTF,从而提高系统的可靠性。

微信扫码即可查看